Pantalla LCD con interfaz MIPI de tamaño pequeño, respuesta rápida, diseño simple

Con el advenimiento de la era inteligente global 5G y AI, el rendimiento de los chips de CPU de los productos de hardware ha mejorado enormemente y también han aumentado los requisitos para las interfaces de pantalla LCD. La demanda de interfaces de transmisión de alta velocidad MIPI está aumentando. Las pantallas LCD de las interfaces MIPI siempre han sido de 3,5 pulgadas o más. Para pantallas de alta resolución, no existen productos de interfaz MIPI en el mercado para pantallas de tamaño pequeño por debajo de las pantallas LCD de 3,5 pulgadas. Después de un largo período de investigación y desarrollo y de una mayor inversión, nuestra empresa ha lanzado una variedad de pantallas LCD con interfaz MIPI de tamaño pequeño, que incluyen una interfaz MIPI de 2,0 pulgadas y una interfaz MIPI de 2,4 pulgadas, una interfaz MIPI de 2,8 pulgadas y una interfaz MIPI de 3,0 pulgadas. Interfaz, interfaz MIPI LCD de 3,2 pulgadas La pantalla está hecha de material IPS, que es muy superior a las pantallas LCD listas para usar en el mercado en términos de efecto de visualización, ángulo de visión y velocidad de transmisión de datos, para satisfacer las necesidades de clientes para pantallas LCD con interfaz MIPI de pequeño tamaño. Estos dos productos ahora son comparables a los clientes nacionales y extranjeros en cuanto a suministro de producción en masa.
MIPI está diseñado específicamente para aplicaciones sensibles a la energía que utilizan oscilaciones de señal de baja amplitud en modo de alta velocidad (transferencia de datos). La Figura 2 compara la oscilación de la señal de MIPI con otras técnicas diferenciales.
Dado que MIPI utiliza transmisión de señal diferencial, el diseño debe diseñarse estrictamente de acuerdo con las reglas generales de diseño diferencial. La clave es lograr una adaptación de impedancia diferencial. El protocolo MIPI estipula que el valor de impedancia diferencial de la línea de transmisión es de 80 a 125 ohmios.
MIPI está diseñado específicamente para aplicaciones sensibles a la energía que utilizan oscilaciones de señal de baja amplitud en modo de alta velocidad (transferencia de datos). La Figura 2 compara la oscilación de la señal de MIPI con otras técnicas diferenciales.
Dado que MIPI utiliza transmisión de señal diferencial, el diseño debe diseñarse estrictamente de acuerdo con las reglas generales de diseño diferencial. La clave es lograr una adaptación de impedancia diferencial. El protocolo MIPI estipula que el valor de impedancia diferencial de la línea de transmisión es de 80 a 125 ohmios.

Figura 2: Comparación de amplitudes de señal para varias técnicas populares de oscilación diferencial

-------------------------------------------------- -------------------------------------------------- ------------

MIPI especifica una línea de reloj diferencial (carril) y una línea de datos escalable de 1 a 4, que puede ajustar la velocidad de datos de acuerdo con las necesidades del procesador y los periféricos. Además, la especificación MIPI D-PHY solo proporciona el rango de velocidad de datos y no especifica una velocidad operativa específica. En una aplicación, las líneas de datos disponibles y las velocidades de datos están determinadas por los dispositivos en ambos extremos de la interfaz. Sin embargo, el núcleo IP MIPI D-PHY disponible actualmente puede proporcionar velocidades de transferencia de hasta 1 Gbps por línea de datos, lo que sin duda significa que MIPI es muy adecuado para aplicaciones de alto rendimiento actuales y futuras.
Existe otra gran ventaja de utilizar MIPI como interfaz de datos. MIPI es muy adecuado para nuevos diseños de teléfonos inteligentes y MID porque las arquitecturas MIPI DSI y CSI-2 aportan flexibilidad a nuevos diseños y admiten características atractivas como pantallas XGA y cámaras de más de 8 megapíxeles. Con las capacidades de ancho de banda que ofrecen los nuevos diseños de procesadores habilitados para MIPI, ahora se pueden considerar funciones novedosas como pantallas duales de alta resolución y/o cámaras duales utilizando una única interfaz MIPI.
En diseños que incorporan estas capacidades, se pueden usar interruptores analógicos de alto ancho de banda diseñados y optimizados para señales MIPI, como el FSA642 de Fairchild Semiconductor, para cambiar entre múltiples componentes de pantalla o cámara. El FSA642 es un interruptor analógico unipolar de doble vía (SPDT) de triple diferencial y alto ancho de banda capaz de compartir un carril de reloj MIPI y dos carriles de datos MIPI entre dos dispositivos MIPI periféricos. Dichos conmutadores pueden proporcionar algunas ventajas adicionales: aislamiento de señales parásitas (stubs) de dispositivos no seleccionados y mayor flexibilidad de enrutamiento y ubicación de periféricos. Para garantizar el diseño exitoso de estos conmutadores físicos en la ruta de interconexión MIPI, además del ancho de banda, se deben considerar algunos parámetros clave del conmutador:

1. Sin aislamiento: para mantener la integridad de la señal de la ruta activa de reloj/datos, se requiere que los conmutadores tengan un rendimiento eficiente sin aislamiento. Para señales diferenciales MIPI de alta velocidad de 200 mV con una discrepancia máxima de modo común de 5 mV, el aislamiento entre las rutas del interruptor debe ser de -30 dBm o mejor.

2. Diferencia de retardo diferencial: la diferencia de retardo (sesgo) entre las señales internas del par diferencial (la diferencia de retardo dentro del par diferencial) y la diferencia de retardo entre los puntos de cruce diferencial del reloj y los canales de datos (la diferencia de retardo entre canales ) debe reducirse a 50 ps o más Pequeño. Para estos parámetros, el mejor rendimiento de retardo diferencial de la industria para esta clase de conmutadores se encuentra actualmente en el rango de 20 ps a 30 ps.

3. Impedancia del interruptor: La tercera consideración importante al seleccionar un interruptor analógico es el equilibrio entre las características de impedancia de la resistencia activada (RON) y la capacitancia activada (CON). El enlace MIPI D-PHY admite modos de transferencia de datos de baja potencia y de alta velocidad. Por lo tanto, el RON del interruptor debe elegirse de forma equilibrada para optimizar el rendimiento de los modos de trabajo mixtos. Idealmente, este parámetro debería configurarse por separado para cada modo de funcionamiento. Combinar el mejor RON para cada modo y mantener el CON de conmutación bajo es muy importante para mantener la velocidad de respuesta en el receptor. Como regla general, mantener CON por debajo de 10 pF ayudará a evitar la degradación (extensión) de los tiempos de transición de la señal a través del interruptor en modo de alta velocidad.

-------------------------------------------------- ----------------------
En comparación con el puerto paralelo, el módulo de interfaz MIPI tiene las ventajas de alta velocidad, gran cantidad de datos transmitidos, bajo consumo de energía y buena antiinterferencia. Es cada vez más favorecido por los clientes y está creciendo rápidamente. Por ejemplo, un módulo de 8M con transmisión MIPI y de puerto paralelo requiere al menos 11 líneas de transmisión y un reloj de salida de hasta 96M para lograr una salida de píxel completo de 12FPS; mientras que el uso de la interfaz MIPI solo requiere 2. La velocidad de fotogramas de 12 FPS con píxeles completos se puede lograr con 6 líneas de transmisión en el canal, y el consumo actual será aproximadamente 20 mA menor que el de la transmisión por puerto paralelo. Dado que MIPI utiliza transmisión de señal diferencial, el diseño debe diseñarse estrictamente de acuerdo con las reglas generales de diseño diferencial. La clave es lograr una adaptación de impedancia diferencial. El protocolo MIPI estipula que el valor de impedancia diferencial de la línea de transmisión es de 80 a 125 ohmios.
La figura anterior es un estado de diseño diferencial ideal típico. Para garantizar la impedancia diferencial, el ancho y el espaciado de la línea deben seleccionarse cuidadosamente de acuerdo con la simulación del software; Para aprovechar la línea diferencial, el par de líneas diferenciales debe estar estrechamente acoplado en el interior y la forma de la línea debe ser simétrica. Incluso las posiciones de los orificios de paso deben colocarse simétricamente; las líneas diferenciales deben tener la misma longitud para evitar retrasos en la transmisión que provoquen errores de bits; Además, es importante tener en cuenta que para lograr un acoplamiento firme, no utilice el cable de tierra en el medio del par diferencial, y la definición del PIN también es la mejor. Evite colocar almohadillas de tierra entre los pares diferenciales (con referencia a líneas diferenciales físicamente adyacentes).
A continuación se presenta brevemente el modo de canal y el nivel en línea de MIPI. En el modo de funcionamiento normal, el canal de datos está en modo de alta velocidad o modo de control. En el modo de alta velocidad, el estado del canal es diferencial 0 o 1, es decir, cuando P en el par de líneas es mayor que N, se define como 1, y cuando P es menor que N, se define como 0. En esta vez, el voltaje de línea típico es diferencial de 200 MV. Tenga en cuenta que la señal de imagen solo se transmite en modo de alta velocidad; en el modo de control, la amplitud típica del nivel alto es 1,2 V. En este momento, las señales en P y N no son señales diferenciales sino independientes entre sí. Cuando P es 1,2 V, N Cuando también es 1,2 V, el protocolo MIPI define el estado como LP11. De manera similar, cuando P es 1,2 V y N es 0 V, el estado definido es LP10, y así sucesivamente. En el modo de control, puede estar compuesto por LP11, LP10, LP01 y LP00. Diferentes estados; el protocolo MIPI estipula que los diferentes tiempos compuestos por cuatro estados diferentes del modo de control representan la entrada o salida del modo de alta velocidad; por ejemplo, después de la secuencia LP11-LP01-LP00, ingrese al modo de alta velocidad. La siguiente figura es una ilustración del nivel de línea.